电源芯片vcc不稳是什么原因(电源芯片vcc电压不稳定)

（1）电源抑制比（Power supply rejection ratio,PSRR）

定义：双电源供电电路中，保持负电源电压不变，输入不变，而让正电源产生变化幅度为 ΔVS，频率为 f 的波动。那么在输出端会产生变化幅度为 ΔVout，频率为 f 的波动。这 等效于电源稳定不变情况下，在入端施加了一个变化幅度为 ΔVin，频率为 f 的波动。

理解：电源电压抑制比，其含义是运放对电源上纹波或者噪声的抵抗能力。首先，正负电源具有不一定相同的 PSRR，其次，随着电源电压变化频率的提升，运放对这个变化的抵抗能力会下降。一般情况下，电源变化频率接近其带宽时，运放会失去对电源变化的 抵抗——即单位增益情况下电源变化多少，输出就变化多少。

注意：

1）当电源上有纹波的时候（VCC不稳），有多少会耦合到放大器内部，并影响输出。

2）PSRR跟频率相关，-20dB/decade。

3）运放不怕电源电压缓慢的变化，但是怕高频纹波。所以开关电源给运放供电是一个坑。开关电源开关频率越大，效率越高，但是对于运放是一个灾难。如果PSRR不够的话，那么在供电时需要滤波，例如加RC滤波等等。

（2）输出电流（Output current）

定义：运放的输出短路电流是用来表明运放输出级输出或灌入电流的能力。这个指标表明了运放的驱动能力。

范围：一般的运放最大输出短路电流在几十个毫安的水平。

理解：

•注意短路电流或低负载输出。

•当输出电流增加时，输出电压会降低。

确定运放驱动能力可以通过输出电流和输出电压图，右图显示了TI公司的LMH6643的输出电流和输出电压图。对于大多数器件，通常会对源电流（由运放正端电压提供的输出电流）和灌电流（由运放负端电压提供的入电流）这两种情况分别给出曲线图。

值得注意的是：

运放的输出电流和灌入电流一般是不同的。

通过这种图，显示了运放输出电流能力和输出电压之间的关系，能够估算出对于给定的输出摆幅，运放能提供的电流。

请注意：上图中描述了“来自V+的Vout”与输出源电流的关系以及“来自V-的Vout”与输出灌电流的关系。对于任意的电源电压，即使datasheet上找不到精确对应的条件，这种数据手册方法也能使设计者通过一组最接近的曲线进行粗略计算。利用上图能预测一个给定负载的电压摆幅。如果坐标轴是线性的，设计者只需要在图中的特征曲线上加入一条负载曲线，通过两条曲线的交点就能确定电压摆幅。

（3）输入阻抗和输入电容

上图形象的说明了运放的输入端阻抗的特性。主要有两个参数，输入阻抗和输入电容。对于电压反馈型运入，输入阻抗主要由输入级的决定，一般BJT输入级的运放的共模输入阻抗会大于40MΩ。差模输入阻抗大于200GΩ。对于JFET和CMOS输入级的运放，输入阻抗要大的多。这个阻抗通常表现为电阻性。

更更值得我们多加关注的是运放的输入电容。这个参数通常在datasheet的表格中所列出，但常被忽视。运放的输入电容，通常分为共模输入电容Ccm和差模输入电容Cdif f 。对于有EMI抑制特性的运放，如LMV832，它的输入电容会被设计的正大的些。在许多应用中，运算放大器的输入电容都

不会造成问题。但在某些应用中会引起放大电路的不稳定。尤其是反向输入端的电容，是放大电路不稳定的几大罪魁祸首之一。

（4）建立时间（Settling Time）

定义：运放接成指定增益（一般为 1），从输入阶跃信号开始，到输出完全进入指定误差范围所需要的时间。所谓的指定误差范围，一般有 1%，0.1%几种。

优劣范围：几个 ns到几个 ms。

理解：建立时间由三部分组成，第一是运放的延迟，第二是压摆率带来的爬坡时间，第三是稳定时间。很显然，这个指标与 SR 密切相关，一般来说，SR 越大的，建立时间更小。对运放组成的 ADC 驱动电路，建立时间是一个重要指标。

（5）相位裕度（Phase margin，）和增益裕度

相位裕度定义：在运放开环增益和开环相移图中，当运放的开环增益下降到 1 时，开环相移值减去-180°得到的数值。

增益裕度定义：在运放开环增益和开环相移图中，当运放的开环相移下降到-180° 时，增益 dB值取负，或者是增益值的倒数。

理解：相位裕度和增益裕度越大，说明放大器越容易稳定。

还是先从开环增益曲线谈起，开环境曲线为什么在低频时为什么会有一个拐点呢？这个拐点就是运放的主极点。如果是三级结构的运放，这个极点一般是由第二级的密勒电容来设定的，上图就是单极点运放的原理图。

图中Cc就是设定主极点的电容。下图是一个两级他全差分运放的内部电路原理图，在图中找找Cc。它就在M5管子上，并且根据密勒效应放大。

为什么要引用Cc来设置运放的主极点呢，而不把运放设计成开环增益是恒定值如130dB，那不更接近于理想运放嘛。最主要原因就是，引放这个主极点补偿，可以保证运放的稳定。并且为了稳定，设计工程师会尽量把主极点压低。

最早的鼻祖级运放如uA709就是没有内部补偿的，所以需要外部补偿，否则极易产生震荡。当然这个极点会引入90度的相移，我们再看一上图中的相位曲线，在10MHz附近又有一个45度的相移呢。这只能用一个条件来解释，就是在这附近还有一个极点，只不过这个极点已经在单位增益带之外了，因此不会引起振荡。但它也会引入一个问题，使运放的相位裕度变低。再看图，我们发现在5.5MHz时，相移好像不只是90度，好像是110度左右。这就使得运放的相位裕度变为70度左右了。

54攻城狮，全网同名。记录硬件技术思考、个人成长。关注我公众号，一起交流成长。